material 版 (精华区)

发信人: doomsday (自强不息 厚德载物), 信区: material
标  题: [合集] 请教问题
发信站: BBS 听涛站 (Sun Dec 31 04:04:18 2006), 站内

☆─────────────────────────────────────☆
   quanl (FORTITUDE) 于  (Sat Aug 12 10:56:28 2006)  提到:


  1，Cu的"dual Damascene structure"和"dual Damascene processing"分别是指怎样
  的结构和处理？“双重大马士革”？谁做过类似的东西帮在下看一下，多谢了。

  2，leadframe在晶须生长中是什么作用？怎样准确的翻译？


☆─────────────────────────────────────☆
   stars1986 (永无之乡) 于  (Sat Aug 12 11:06:28 2006)  提到:

In a dual-damascene (DD) structure, only a single metal deposition step is used to simultaneously form the main metal lines and the metal in the vias. That is, both trenches and vias are formed in a single dielectric layer.

google的

【 在 quanl (FORTITUDE) 的大作中提到: 】
:   1，Cu的"dual Damascene structure"和"dual Damascene processing"分别是指怎样
:   的结构和处理？“双重大马士革”？谁做过类似的东西帮在下看一下，多谢了。
:   2，leadframe在晶须生长中是什么作用？怎样准确的翻译？
: ...................



☆─────────────────────────────────────☆
   quanl (FORTITUDE) 于  (Sat Aug 12 11:11:06 2006)  提到:


  呃，这个我也google到了，可是并不很有助于理解。main metal lines和vias分别对应
  的沉积中哪个步骤或部分？基体或是界面么？那个trench又指的是什么？

  sigh 没做过实验，缺乏基本知识。
【 在 stars1986 (永无之乡) 的大作中提到: 】
: In a dual-damascene (DD) structure, only a single metal deposition step is used to simultaneously form the main metal lines and the metal in the vias. That is, both trenches and vias are formed in a single dielectric layer.
: google的




☆─────────────────────────────────────☆
   hjjnst (Ehrenfest--Rising Sun) 于  (Sat Aug 12 12:48:06 2006)  提到:

main metal line应该是Cu interconnect 说白了就是电线 这里应该是指同一层内的连接
vias就是在多层电路中连接不同层的Cu线
Demascene process是pattern Cu interconnect的方法
google一下吧
【 在 quanl (FORTITUDE) 的大作中提到: 】
:   呃，这个我也google到了，可是并不很有助于理解。main metal lines和vias分别对应
:   的沉积中哪个步骤或部分？基体或是界面么？那个trench又指的是什么？
:   sigh 没做过实验，缺乏基本知识。
: ...................



☆─────────────────────────────────────☆
   hjjnst (Ehrenfest--Rising Sun) 于  (Sat Aug 12 12:52:34 2006)  提到:

用CMP Cu interconnect electroplating之类的关键词
【 在 hjjnst (Ehrenfest--Rising Sun) 的大作中提到: 】
: main metal line应该是Cu interconnect 说白了就是电线 这里应该是指同一层内的连接
: vias就是在多层电路中连接不同层的Cu线
: Demascene process是pattern Cu interconnect的方法
: ...................



☆─────────────────────────────────────☆
   quanl (FORTITUDE) 于  (Sat Aug 12 17:03:24 2006)  提到:

  
 多谢hjj师兄! 那trench就是指铜布线间的壕沟了是吧？那第二个问题呢，如果有句话
 这么说：表面封装技术中，Cu的"leadframes"由不含Pb的焊料层封住以进行表面钝化。 
 这里的leadframes是指什么？
【 在 hjjnst (Ehrenfest--Rising Sun) 的大作中提到: 】
: main metal line应该是Cu interconnect 说白了就是电线 这里应该是指同一层内的连接
: vias就是在多层电路中连接不同层的Cu线
: Demascene process是pattern Cu interconnect的方法
: ...................



☆─────────────────────────────────────☆
   hjjnst (Ehrenfest--Rising Sun) 于  (Sun Aug 13 01:53:08 2006)  提到:

Cu线是在trench里的...
Cu很难etch
所以实际上pattern Cu不是用直接etch的方法
而是先pattern trenches
里面coat上diffusion barrier防止Cu扩散
用electrodeposition fill trenches with Cu
然后CMP磨平
这就是所谓的damascene process
封装俺不懂 hoho
【 在 quanl (FORTITUDE) 的大作中提到: 】
:  多谢hjj师兄! 那trench就是指铜布线间的壕沟了是吧？那第二个问题呢，如果有句话
:  这么说：表面封装技术中，Cu的"leadframes"由不含Pb的焊料层封住以进行表面钝化。 
:  这里的leadframes是指什么？
: ...................



☆─────────────────────────────────────☆
   quanl (FORTITUDE) 于  (Sun Aug 13 08:21:53 2006)  提到:

  
  Thanks! 我再把这段话好好参详一下..
【 在 hjjnst (Ehrenfest--Rising Sun) 的大作中提到: 】
: Cu线是在trench里的...
: Cu很难etch
: 所以实际上pattern Cu不是用直接etch的方法
: ...................